假定轉換器設計工作輸入電壓為 36V，並在 8A 滿負載電流下降壓至 12V。模擬分別使用 2μH 電感和 1μH 電感在 650Khz 和 1.3Mhz 下執行。MOSFEET 的導通電阻為 10mohm。4 個寄生電感針對 Lsh 設定為 300pH，而針對其它電感值則設定為 100pH。寄生值主要根據與電源系統級封裝 (PSiP) 電源設計概念有關的可用封裝技術及佈局方法確定。閘極驅動器使用 4ohm 源極電阻最小化振鈴，使用 1ohm 汲極電阻為高側驅動器實現更快的關閉，而在這兩種情況下，則為低側驅動器使用 1ohm 源極及汲極電阻。

硬切換

 圖 2 是高側 MOSFET Q1 相對於 VS 節點電壓及電流波形（Q1（綠色）、Q2（紅色）和輸出電感 Lout（藍色））的暫態功耗的模擬結果。

模擬結果說明開啟損耗極高，關斷損耗相對較低。兩者之間是 MOSFET RDS(on) 主導的損耗，非常低。過去幾年，MOSFET RDS(on) 得到了顯著改善。在大部分目前設計中，傳導損耗很低，更容易管理。在整個切換週期綜合暫態功耗時發現，高側 MOSFEET 在 650Khz 下的平均功耗為 1.5W，其中 0.24W 為傳導損耗、0.213W 為關斷損耗、1.047W 為開啟損耗。總損耗的主要來源是 Q1 開啟損耗。

圖 3 是高側 MOSFET Q1 開啟（包括開啟前沿部分）前的波型。低側 MOSFET Q2 的關斷和 Q1 的開啟之間有 30ns 的死區時間。這一死區時間的作用是確保開啟時不會發生 MOSFET 的交叉傳導。因此，本體二極體必須在死區時間內向電感續流。Q2 的本體二極體這段時間為正向偏壓，電荷貯存在二極體的 PN 接面中。在二極體能阻止反向電壓之前，必須清空該電荷。這個過程被稱為反向恢復。

在圖 3 中，Q1 的汲極-源極電壓極高，接近 VIN（受佈局的寄生電感影響），同時也有極大電流流入 Q2 的本體二極體。Q1 必須消耗 Q2 本體二極體的反向恢復電荷，同時還暴露在幾乎全部輸入電壓下，因此峰值功率極大。高側 MOSFET 源極電感 Lsh 對這一狀況幫助不大。開啟時，因其間的反向恢復電流壓降，該電感會從 MOSFET 帶走閘極驅動。該壓降處於錯誤的方向，使得源極電壓相對於閘極電壓有所上升，而此時驅動器正在努力克服開啟的米勒效應。這會導致在米勒區更長的時間週期以及高側 MOSFET 及驅動器更高的功耗。因此，在 Q2 本體二極體恢復並能阻止電壓之前，高側 MOSFET 無法進入低電阻區。在峰值恢復電流達到其最大值後的複合時間內，Q2 的本體二極體同時承受著反向電流及反向電壓，因此其中會有功耗。在複合完成後，本體二極體中就沒有功耗了。

加速閘極驅動可輕微降低高側 MOSFET 中的功耗。不過加速閘極驅動，Q1 會以更快速度通過線性區，這會透過注入更大反向恢復電流，讓 Q2 的本體二極體更快反向恢復。由於寄生電感中貯存有能量，這會使 VS 節點更快上升。圖 4 是我們 650Khz 模擬的閘極驅動以及 Lsh 從 200pH 增大到 500pH 對 Q1 驅動的影響。注意：在 VS 上升的過程中，Q2 上會出現凸波。因 Q2 的米勒電容和 VS 節點的 dv/dt 問題，該凸波會與 Q2 的閘極驅動器耦合。不難想像加速 Q1 驅動的影響。更快的 dv/dt 不僅會在 Q2 的閘極上造成更大凸波，而且還會帶來更大的振鈴。如果 Q2 是支援低閘極閾值的低壓裝置，Q2 可能回導通，導致週期性交叉傳導。這一交叉傳導可能具有破壞性，也可能沒有，但肯定會降低效率。此外，寄生電感中貯存的較大能量還可能會導致 MOSFET 上的電壓過高，甚至可能需要耗散緩衝。

更高頻的工作

接下來使用較小的輸出電感器，在兩倍切換頻率下再度執行傳統降壓模擬模型，以維持基本不變的峰值電流。對模型不做其它修改。1.3Mhz 時，高側 MOSFET 的總模擬損耗增大至 2.73W。不出所料，與 650Khz 模擬相比，切換損耗均提高 1 倍。Q1 中的 RMS 切換電流保持不變，因此傳導損耗沒有發生很大的變化。

如果只考慮 Q1 中的損耗，切換頻率提高 1 倍會導致至少 1.2% 的效率降低。如果轉換比例更大，對效率的影響還會大幅增加。這些結果說明，這並不是縮小尺寸、提高功率的最好方法。要縮小電源解決方案的尺寸並仍然提供有意義的輸出功率能力，必須解決切換損耗問題，實現更高的切換頻率。

ZVS 拓撲

圖 5 是 ZVS 降壓拓撲的電路圖。從電路圖上看，除了在輸出電感器上跨接一個額外的箝位開關外，它與習知降壓型穩壓器完全相同。增加箝位開關的目的是讓輸出電感器中貯存的能量能夠用於執行零電壓切換。

ZVS 降壓拓撲基本有三大狀態，它們被定義為 Q1 導通階段、Q2 導通階段和箝位階段。要瞭解零電壓切換的工作原理，您必須假定在諧振過渡後 Q1 在近乎零電壓下開啟。在 D-S 電壓接近零時，Q1 在零電流下開啟。MOSFET 和輸出電感器中的電流會慢慢升高，直至由 Q1 導通時間、電感器間電壓和電感器值共同決定的峰值電流。在 Q1 導通階段，電能儲存在輸出電感器中，而電荷則提供給輸出電容器。標黃的區域顯示的是對應於 Q1 導通階段的等效電路及電流。在 Q1 導通階段，Q1 的功耗由 MOSFET 導通電阻主導，切換損耗近乎可忽略。

接下來，在不足 10ns極短的本體二極體導通時間後，Q1 會迅速關斷。該本體二極體傳導時間所增加的功耗可以忽略。在本體二極體電流轉向時，Q1 會發生與峰值電感器電流成比例的關斷損耗。接著 Q2 會開啟，而且貯存在輸出電感器中的能量會提供給負載和輸出電容器。在電感器電流下降到零時，同步 MOSFET Q2 會保持導通，直至將一些能量儲存在輸出電容器的輸出電感器中為止。這表現為電感器電流略變為負。Q2 導通階段及等效電路會出現在藍色陰影區。

在控制器確定電感器中貯存有足夠的能量後，同步 MOSFET 會關斷，箝位開關會開啟，從而會將 VS節點箝至 VOUT。箝位開關不僅可將輸出電感器電流與輸出隔離開來，同時還能夠近乎無損耗地以電流方式迴圈貯存的能量。在箝位時間段裡（極短），輸出由輸出電容器提供。

在箝位階段結束時，箝位開關斷開。輸出電感器中儲存的能量會與 Q1 及 Q2 輸出電容的並聯組合諧振，導致 VS 節點電壓諧振到 VIN 的幅值。這種振鈴會為 Q1 的寄生輸出電容放電，減少 Q2 的寄生米勒電荷並為 Q2 的寄生輸出電容充電。這允許 Q1 在 VS 節點接近 VIN 時，無損開啟。包括諧振過渡和等效電路在內的箝位工作階段顯示為綠色區域。這裡需要指出的是，當箝位開關導通時，電流按粉色電流環路迴圈；當箝位開關斷開時，電流則按紅色箭頭流動。

這一拓撲採用多種重要方式解決了之前所述的局限性問題：

1. 只要有箝位階段，就沒有在高側 MOSFET 開啟前需要高反向恢復電流的本體二極體導通。
2. 開啟損耗基本完全消除。
3. 高側 MOSFET 閘極驅動不受寄生電感 Lsh 的影響。由於 ZVS 的作用以及無開啟電流衝擊，高側 MOSFET 開啟時消除了米勒效應。這有助於縮小高側閘極驅動器的尺寸，並減少功耗。高側 MOSFET 的開啟速度不必特別快，可實現平穩的波形和更低的雜訊。

比較模擬

圖 7 是使用之前寄生電感值的 ZVS 降壓拓撲的電路圖。模擬仍然執行相同的 36V 至 12V 穩壓器（工作電流為 8A，頻率為 1.3Mhz），以便將高側 MOSFET 的功耗與之前設計進行比較。ZVS 降壓使用 230nH 電感器和與之前模擬相同的 MOSFET 及閘極驅動器特徵。

圖 8 是工作頻率為 1.3Mhz 的 ZVS 降壓拓撲的模擬結果以及相對應的高側 MOSFET Q1 的暫態功率曲線。含切換損耗及傳導損耗的平均功耗在高側 MOSFET 中為 1.33W，甚至低於工作在一半切換頻率下並使用較大電感器的習知穩壓器。在兩種設計都以 1.3Mhz 模擬時，高側 MOSFET 的功耗降低更加明顯，即 1.37W。從圖 8 的功耗曲線可以看出，開啟損耗近乎為零，開啟時 Q1 中沒有大電流尖峰。在 Q1 開啟前沒有本體二極體傳導，沒有反向恢復效應，包括 Q2 本體二極體中的反向恢復損耗。

該圖是諧振過渡 ZVS 功能，包括 MOSFET（Q1 和 Q2）輸出電容（與 Lout 有振鈴）的並聯組合。而且還可以看到，Q1 的開啟並非準確地發生在零電壓位置上。使用 Q1 兩端一些殘餘的電壓切換它，一般可實現最佳整體效率，從而可減少箝位階段需要迴圈的儲存能量的數量。需要做出綜合權衡，看是要最小化與箝位階段有關的損耗，還是要透過在確切零電壓下切換 Q1 來實現省電。閘極驅動器開啟損耗還因去除 ZVS 功能所致的米勒電荷而降低。驅動器不必為 Q1 的 G-D 電容放電，因此高側驅動器中的損耗會降低。此外，高側驅動器不必在開啟時與寄生電感 Lsh 對抗，因為該驅動器在開啟時提供較少的電荷，而且 Lsh 中沒有儲存能源的大電流衝擊。

圖 9 是在 24VIN 至 2.5VOUT(9.6:1)10A 設計中，電流同類競爭硬切換解決方案與 ZVS 降壓拓撲之間的效能差異。滿負載效率差異接近 6.5%（輕負載效率也有明顯差異），因此 9A 測量點上功耗降幅超過 52%。

其它優勢

基於 ZVS 降壓拓撲與 Picor 的高效能矽晶片控制器架構的整合，開發出了PI33XX 系列寬輸入範圍 DC-DC 穩壓器。該 DC-DC 解決方案由 10 毫米 x 14 毫米 SiP 構成，包含只需外加一顆輸出電感器和幾顆陶瓷電容器便能形成完整電源系統的所有電路。高切換頻率允許使用極小的電感器。整個解決方案不僅尺寸（25 毫米 x 21.5 毫米）小於同類競爭整合解決方案，同時還能以 98% 的峰值效率提供高達 120W 的輸出功率。PI33XX 的最短導通時間是 20ns，從 36V 輸入向 10A 負載點提供 1V 輸出，不僅效率超過 86%，而且在從 1V 到 15V 的整個輸出電壓範圍內，輸出電流沒有任何減少。

先進矽晶片與 ZVS 降壓拓撲的完美結合，除帶來寬輸入範圍和高效率外，還可帶來一些其它優勢。因為 ZVS 拓撲對控制增益斜率為 -1、相移為 90 度的輸出傳輸功能具有與生俱來的穩定性，在高頻率切換的協助下，可實現頻寬極大的回授迴路。PI33XX 無需外部補償（儘管可以加入一些）。閉環交叉頻率一般為 100Khz，有 55 度相位裕度和 20dB 的增益裕度。高閉環增益和小輸出電感器允許閉環輸出阻抗在寬頻率範圍內為低。這會導致極快的暫態回應，在使用適度陶瓷輸出電容值時恢復時間在 20 至 30μs 之間，不需要其它大型儲存電容器輔助。極為精確的輸入前授方法有助於誤差放大器輸出電壓準確反映輸出負載需求。這有助於執行極為簡單的電流共用方法，透過並聯 Si 增大輸出功率。只需單獨連接每個 PI33XX 誤差放大器，便可準確並聯均流。如果使用者希望各個單元彼此追蹤、一起同步，也可進行更多連接。使用交錯方式並聯多達 6 個類似模型，既可同步 PI33XX。PI33XX 具有近乎理想的同步整流器驅動，允許高側 MOSFET 關斷與同步 MOSFET 開啟間不到 10ns 的本體二極體轉向時間。這有助於降低高側 MOSFET 的關斷損耗和本體二極體的傳導損耗。除了高負載下的高效率優勢外，PI33XX 還使用極高效率的偏壓系統和脈衝省略模式，可實現優異的輕負載效率。見圖 9。

靈活性

使用零電壓切換的高效能矽晶片控制器架構能應用於升壓拓撲及升降壓拓撲等其它拓撲，只需重新排列電源切換，就能實現類似的優勢。事實上，這將在高效率及更高輸入電壓下實現電源轉換的任意組合，同時還可提供低切換損耗、高功率輸送量並縮小解決方案尺寸。

結論

本文詳細介紹了傳統降壓拓撲工作在高輸入電壓和高切換頻率下一直以來所遇到的各項挑戰。降壓轉換器工作在高頻率和高輸入電壓下的目的是縮小電源系統的整體尺寸，這樣它就能用於替換雙轉換級，在高頻率下工作在更寬的輸入範圍內。文中發現，要工作在更高切換頻率下，高側 MOSFET 的開啟損耗必須降低或消除。

ZVS 降壓拓撲可作為一種在不降低功率輸送量的情況下縮小所需尺寸的方法。所介紹的名為 PI33XX 的新產品，不僅使用 Picor 高效能矽晶片控制器架構，而且還包含在高功率輸送量和高效率下實現寬輸入範圍（8V-36V）至各項輸出（1、2.5、3.3、5、12 和 15V 等）所需的各種特性。最後，本文還闡述了相同的高效能矽晶片控制器架構也能用於一般使用升壓或升降壓拓撲完成的硬切換應用，這可顯著提高功率輸送量和功率密度。